CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بررسی روش های کاهش توان مصرفی در مقایسه کننده های دینامیکی

عنوان مقاله: بررسی روش های کاهش توان مصرفی در مقایسه کننده های دینامیکی
شناسه ملی مقاله: NEEC05_123
منتشر شده در پنجمین کنفرانس ملی مهندسی برق و سیستم های هوشمند ایران در سال 1397
مشخصات نویسندگان مقاله:

نگار نیک کار - دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
غضنفر شاهقلیان - دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مهدی دولتشاهی - دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

خلاصه مقاله:
مقایسه کننده یکی از بلوک های اساسی مبدل آنالوگ به دیجیتال است. طراحی مقایسه کننده های دینامیکی با ی پایین یکی از چالش های طراحی مبدل های آنالوگ به دیجیتال توان مصرفی پایین، آفست پایین در ولتاژ تغذیه است. به همین منظور تلاش های زیادی در این راستا انجام شده است. در این مقاله به بررسی انواع مقایسه کننده ها و پژوهش های انجام شده در هر نوع پرداخته شده است و سپس به علت اینکه بیشتر پژوهش های انجام شده اخیر باهدف کاهش توان مصرفی مقایسه کننده انجام شده اند، به بررسی آنها و پژوهش های انجام شده در مورد آن پرداخته شده است. همان گونه که نتایج نشان می دهد با کاهش تاخیر زمانی همزمان توان مصرفی مقایسه کننده نیز کاهش می یابد.

کلمات کلیدی:
مقایسه کننده، مقایسه کننده دینامیک دو دنباله، توان مصرفی مقایسه کننده

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/860894/