استفاده از تراشه های FPGA-SoC در بهینه سازی پیاده سازی سخت افزاری و شتابدهی محاسبات الگوریتم های رمزنگاری

در تحقیقات اخیر استفاده از پردازنده های مختلف جهت شتابدهی و بهینه سازی پیاده سازی الگوریتم هایریاضی بسیار مورد توجه قرار گرفته است. در این پژوهش پیاده سازی الگوریتم تابع درهم ساز BLAKE۲b مورد استفاده در کاربردهای امضای دیجیتال و زنجیره بلوکی مورد مطالعه و بهینه سازی قرار گرفته است. با مروری بر سابقه پیاده سازی، بار پردازشی الگوریتم های رمزنگاری در ابتدا توسط ریز پردازنده (CPU) انجام می شد. بعدها برای افزایش سرعت استخراج عصاره واحدهای پردازنده گرافیکی (GPU) مورد استفاده قرار گرفتند. به مرور استخراج با استفاده از آرایه های دریچه ای برنامه پذیر((FPGA و همینطور چیپ های خاص منظوره (ASIC) بر استفاده از GPU ها فزونی گرفتند. با توجه به قیمت بالای ساخت در پردازنده ها و ASIC و همچنین نیاز به تغییر پیکر بندی مجدد در طرح های مختلف ، در این پژوهش استفاده از FPGA سری Zynq۷۰۰۰ و پردازنده ARM Cortex A۹ به عنوان یک راه حل جایگزین و موثر در شتابدهی این الگوریتم و اعمال استراتژی هایی مانند استفاده حداکثری ازواحدهای منطقی قابل برنامه ریزی به جای واحد های پردازشی و همچنین موازی سازی مسیر های بحرانی موجب کاهش چشمگیر منابع و توان مصرفی و همچنین افزایش سرعت گردید. علاوه بر این برای مقایسه، تاثیر نوع برنامه نویسی در نتایج پیاده سازی، برنامه نویسی بادو روش طراحی سطح بالا (HLS)و سطح گیت (RTL) انجام شد.در پایان هر دوروش برنامه نویسی با استفاده از نرم افزار Vivado روی برد توسعه ZC۷۰۶ساخت شرکت Xilinx پیاده سازی شدند. نتایج نشان می دهد که تعداد منابع مصرفی و توان مصرفی روش پیشنهاد شده کاهش قابل توجهی در مقایسه با سایر روش ها ایجاد کرده است. همچنین برنامه نویسی سطح گیت (HDL) می تواند نتایج بسیار بهینه تری نسبت به برنامه نویسی HLSدر طرحهای یکسان داشته باشد.

کلیدواژه ها:

زنجیره بلوکی ، عصاره پیام ، رمزنگاری ، پیاده سازی ، الگوریتم BLAKE۲b ، سیستم بر تراشه .