ورود
مقالات فارسیISIکنفرانسهاژورنالها

پیاده سازی سخت افزاری پر سرعت ضرب نقطه ای بر روی خم های باینری ادواردز و هشیان کلی شده

محل انتشار: فصلنامه مهندسی برق و الکترونیک ایران، دوره: 21، شماره: 1
سال انتشار: 1402
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 70

فایل این مقاله در 15 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/1859622

شناسه ملی سند علمی:

JR_JIAE-21-1_012

تاریخ نمایه سازی: 30 آذر 1402

چکیده مقاله:

در این مقاله پیاده­سازی ساختارهایی پر سرعت برای محاسبه ضرب نقطه­ای برای خم­های بیضوی باینری ادواردز و هشیان کلی­شده بر اساس الگوریتم نردبان منتگومری ارائه شده است. در ساختار پیشنهادی برای کاهش تعداد سیکل ساعت، ضرب­کننده­های میدانی برای انجام محاسبات جمع دو نقطه و دو برابر کردن یک نقطه به صورت موازی استفاده شده­اند. ضرب­کننده ی میدانی استفاده شده با پایه نرمال گوسی می­باشد، که به صورت خط لوله ای و دارای ساختار رقمی-سریال در پایه نرمال گوسی است. این ضرب­کننده دارای ساختاری منظم با مسیر بحرانی کم و سخت­افزار مصرفی مناسب می­باشد. در ساختار ارائه شده عمل ضرب­ نقطه ای برای خم­های بیضوی باینری ادواردز در دو حالت کلی و خاص آن به ترتیب از چهار و سه ضرب­کننده ی میدانی استفاده شده است. همچنین از سه ضرب­کننده­ی میدانی برای خم باینری هشیان کلی­شده استفاده شده است. ضرب­کننده­ها در طول محاسبات برای کاهش تعداد سیکل ساعت، زمان­بندی و به اشتراک گذاشته شده­اند. نتایج پیاده سازی معماری های پیشنهادی بر روی Virtex-۵ XC۵VLX۱۱۰ FPGA نشان می دهد که زمان اجرای ضرب نقطه برای خم­های بیضوی باینری ادواردز و هشیان کلی­شده بر روی میدان های متناهی GF(۲۱۶۳) و  GF(۲۲۳۳)  به ترتیب µs ۸.۶۲ و µs ۱۱.۰۳ است. نتایج نشان می دهد که ساختارهای پیشنهادی، در مقایسه با ساختارهای قبلی، از نظر پارامترهای مانند تاخیر و بازدهی بهبود یافته اند.

کلیدواژه ها:

Elliptic Curve Cryptosystems ، Point multiplication ، Finite Fields ، Gaussian normal basis ، Binary Edwards curves ، generalized Hessian curves ، FPGA. ، سیستم رمزنگاری خم بیضوی ، ضرب نقطه ای ، ضرب کننده در پایه نرمال گوسی ، رقمی-سریال ، خم های بیضوی باینری ادواردز ، خم های باینری هشیان کلی شده.

نویسندگان

بهرام رشیدی

Ayatollah Boroujerdi university

محمد عابدینی

Ayatollah Boroujerdi university

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Koblitz, N., "Elliptic curve cryptosystems", Mathematics of Computation, ۱۹۸۷, pp. ...
  • Miller , V. S., "Use of elliptic curve in cryptography", ...
  • Sutter, G.D., Deschamps, J.P., Imana, J.L., "Efficient elliptic curve point ...
  • Jarvinen, K., and Skytta, J., "On Parallelization of High-Speed Processors ...
  • Masoumi, M., Mahdizadeh, H., "Efficient Hardware Implementation of an Elliptic ...
  • Chelton, W. N. and Benaissa, M., "Fast elliptic curve cryptography ...
  • Choi, H. M., Hong, C. P., Kim, C. H., "High ...
  • Mahdizadeh, H. and Masoumi, M., "Novel Architecture for Efficient FPGA ...
  • Zhang, Y., Chen, D., Choi, Y., Chen, L., and Ko, ...
  • Fayed, M. A., Watheq, El-Kharashi, M., Gebali, F., "A High-Speed, ...
  • Cinnati Loi, K. C., Sen A., and Ko, S.B., "FPGA ...
  • Roy, S.S., Rebeiro, C. and Mukhopadhyay, D., "Theoretical Modeling of ...
  • Rebeiro, C., Roy, S.S. and Mukhopadhyay, D., "Pushing the Limits ...
  • Khan, Z.U.A. and Benaissa, M., "Throughput/Area Efficient ECC Processor using ...
  • Rashidi, B., Sayedi, S.M., and Rezaeian Farashahi, R., "High-speed Hardware ...
  • Rashidi, B., Rezaeian Farashahi, R., and Sayedi, S.M., "High-performance and ...
  • Khan, Z.U.A. and Benaissa, M., "High-Speed and Low-Latency ECC Processor ...
  • Li, L. and Li, S., "High-Performance Pipelined Architecture of Elliptic ...
  • Chatterjee, A., Sengupta I., "Design of a high performance Binary ...
  • Azarderakhsh, R. and Reyhani-Masoleh, A., "Efficient FPGA Implementations of Point ...
  • Azarderakhsh, R. and Reyhani-Masoleh, A., "Parallel and High-Speed Computations of ...
  • Fournaris, AP., Sklavos, N. and Koulamas, C., "A High Speed ...
  • Asher Sajid, Muhammad Rashid, Malik Imran and Atif Raza Jafri,"A ...
  • M. Kalaiarasi, V. R. Venkatasubramani, V. Vinoth Thyagarajan & S. ...
  • Jiakun Li; Shun'an Zhong; Zhe Li; Shan Cao; Jingqi Zhang, ...
  • MD. Mainul Islam; MD. Selim Hossain; MD. Shahjalal; MOH. Khalid ...
  • Pradeep Kumar Goud Nadikuda & Lakshmi Boppana, "Low area-time complexity ...
  • Ash, D.W., Blake, I.F., and Vanstone, S.A., "Low Complexity Normal ...
  • IEEE P۱۳۶۳: Editorial Contribution to standard for Public Key Cryptography, ...
  • Reyhani-Masoleh, A., "Efficient Algorithms and Architectures for Field Multiplication Using ...
  • Sukcho, Y., Yeon Choi, J., "A new Word-parallel bit-serial Normal ...
  • Koblitz, N., "Elliptic curve cryptosystems", Mathematics of Computation, ۱۹۸۷, pp. ...
  • Miller , V. S., "Use of elliptic curve in cryptography", ...
  • Sutter, G.D., Deschamps, J.P., Imana, J.L., "Efficient elliptic curve point ...
  • Jarvinen, K., and Skytta, J., "On Parallelization of High-Speed Processors ...
  • Masoumi, M., Mahdizadeh, H., "Efficient Hardware Implementation of an Elliptic ...
  • Chelton, W. N. and Benaissa, M., "Fast elliptic curve cryptography ...
  • Choi, H. M., Hong, C. P., Kim, C. H., "High ...
  • Mahdizadeh, H. and Masoumi, M., "Novel Architecture for Efficient FPGA ...
  • Zhang, Y., Chen, D., Choi, Y., Chen, L., and Ko, ...
  • Fayed, M. A., Watheq, El-Kharashi, M., Gebali, F., "A High-Speed, ...
  • Cinnati Loi, K. C., Sen A., and Ko, S.B., "FPGA ...
  • Roy, S.S., Rebeiro, C. and Mukhopadhyay, D., "Theoretical Modeling of ...
  • Rebeiro, C., Roy, S.S. and Mukhopadhyay, D., "Pushing the Limits ...
  • Khan, Z.U.A. and Benaissa, M., "Throughput/Area Efficient ECC Processor using ...
  • Rashidi, B., Sayedi, S.M., and Rezaeian Farashahi, R., "High-speed Hardware ...
  • Rashidi, B., Rezaeian Farashahi, R., and Sayedi, S.M., "High-performance and ...
  • Khan, Z.U.A. and Benaissa, M., "High-Speed and Low-Latency ECC Processor ...
  • Li, L. and Li, S., "High-Performance Pipelined Architecture of Elliptic ...
  • Chatterjee, A., Sengupta I., "Design of a high performance Binary ...
  • Azarderakhsh, R. and Reyhani-Masoleh, A., "Efficient FPGA Implementations of Point ...
  • Azarderakhsh, R. and Reyhani-Masoleh, A., "Parallel and High-Speed Computations of ...
  • Fournaris, AP., Sklavos, N. and Koulamas, C., "A High Speed ...
  • Asher Sajid, Muhammad Rashid, Malik Imran and Atif Raza Jafri,"A ...
  • M. Kalaiarasi, V. R. Venkatasubramani, V. Vinoth Thyagarajan & S. ...
  • Jiakun Li; Shun'an Zhong; Zhe Li; Shan Cao; Jingqi Zhang, ...
  • MD. Mainul Islam; MD. Selim Hossain; MD. Shahjalal; MOH. Khalid ...
  • Pradeep Kumar Goud Nadikuda & Lakshmi Boppana, "Low area-time complexity ...
  • Ash, D.W., Blake, I.F., and Vanstone, S.A., "Low Complexity Normal ...
  • IEEE P۱۳۶۳: Editorial Contribution to standard for Public Key Cryptography, ...
  • Reyhani-Masoleh, A., "Efficient Algorithms and Architectures for Field Multiplication Using ...
  • Sukcho, Y., Yeon Choi, J., "A new Word-parallel bit-serial Normal ...
    • نمایش کامل مراجع