طراحی شتاب دهنده FPGA برای دسته‎بندی سیگنال‎های ECG و پیاده‎سازی بصورت سیستم روی تراشه

در سال‎های گذشته با توجه به نیاز بشر برای افزایش سرعت پردازش و کاهش توان، استفاده از شتاب‎دهنده‎های FPGA مرسوم شده است. شتاب‎دهنده FPGA سخت افزاری است که به عنوان کمک پردازنده در کنار هسته اصلی (CPU) قرار می‎گیرد و به تسریع عملیات کمک می‎کند. بخشی از پردازش سیگنال را دسته‎بندی کننده‎ها تشکیل می‎دهند که به عنوان ابزاری دقیق و سریع برای دسته‎بندی و پردازش سیگنال‎ها مورد استفاده قرار گرفته‎اند. دو دسته‎بندی کننده معروف SVM و شبکه عصبی است. اگرچه شبکه‎های عصبی دارای دقتی کمتر از SVM ها هستند، اما ساختار و معماری آنها به نحوی است که می‎توانند به سرعت بیشتری برای محاسبه دست پیدا کنند. در این پروژه یک شبکه عصبی بصورت شتاب‎دهنده برای کمک به پردازش سیگنال‎های ECG روی FPGA پیاده می‎شود. این کمک پردازنده با ابزار سنتز سطح بالا (HLS) مدل شده و در مقایسه با شتاب‎دهنده مشابه SVM ، ۳۹۴ برابر توان عملیاتی دارد. این کار ۵ میلیون سیگنال ECG را در ثانیه دسته‎بندی می‎کند.

کلیدواژه ها:

سنتز سطح بالا (HLS) ، پردازش ECG ، دسته‎بندی کننده SVM